造價通
更新時間:2025.05.10
EDA:4-16譯碼器電路的設(shè)計

格式:pdf

大小:358KB

頁數(shù): 3頁

1 院(系)名稱 班 別 姓名 專業(yè)名稱 學(xué)號 實驗課程名稱 EDA 技術(shù)與應(yīng)用 實驗項目名稱 4-16譯碼器電路的設(shè)計 實驗時間 實驗地點 實驗成績 指導(dǎo)老師簽名 【實驗?zāi)康摹?1. 了解 QuartusII 中電路圖輸入和 VHDL 程序輸入方式。 2. 掌握基于 FPGA 的 4-16 譯碼器電路的設(shè)計方法。 【實驗元器件和模塊】 元器件:按鍵、發(fā)光二極管 模塊: 4-16 譯碼器 decoder4_16 模塊 【實驗步驟】 首先要建立設(shè)計項目,然后在 Quartus II 集成環(huán)境下,執(zhí)行“ File ”菜單的“ New”命令, 或者直接按主窗口上的“創(chuàng)建新的文本文件”按鈕,在彈出的新文件類型選擇對話框中,選擇 “ VHDL File ”,進(jìn)入Quartus II 的 VHDL 文本編輯方式。 編輯源程序 decoder4_16.vhd 。 library ieee; use

74HC(T)163

格式:pdf

大?。?span class="single-tag-height">447KB

頁數(shù): 11頁

DATA SHEET Product speci?cation File under Integrated Circuits, IC06 December 1990 INTEGRATED CIRCUITS 74HC/HCT163 Presettable synchronous 4-bit binary counter; synchronous reset For a complete data sheet, please also download: ? The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications ? The IC06 74HC/HCT/HCU/HCMOS Logic Package Information ? The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines Decem

精華知識

74hc138譯碼器

最新知識

74hc138譯碼器
點擊加載更多>>

相關(guān)問答

74hc138譯碼器
點擊加載更多>>
專題概述
74hc138譯碼器相關(guān)專題

分類檢索: