格式:pdf
大?。?span class="single-tag-height">6.2MB
頁數(shù): 100頁
內(nèi)部資料 請(qǐng)勿外傳 CADENCE原理圖與 PCB設(shè)計(jì)說明 (第 1 版) - I - 目錄 目 錄 序 言 .............................................................................................................................................................. 1 第一章 系統(tǒng)簡介 ........................................................................................................................................ 2 1.1 系統(tǒng)組成 .......................
格式:pdf
大小:8KB
頁數(shù): 1頁
硬件開發(fā)的原理圖設(shè)計(jì)規(guī)范詳細(xì)說明 ? 一、原理圖網(wǎng)絡(luò)命名 ? ? ? 原理圖網(wǎng)絡(luò)命名時(shí),字母必須為大寫字母,不可以使用字母 “O”;可以使 用下劃線和左斜線 “/”;禁止使用小寫字母、短橫線、 *等; ? ? ? 電源網(wǎng)絡(luò)命名建議: 10V 以上命名舉例, 12V、36V 等,數(shù)字在字母 V 前;10V 以下電源命名舉例, V33 或者 3V3、V18 或者 1V8、V09 或者 0V9;模擬電源命名舉例, V33_AVDD_FPGA 或者 3V3_AVDD_FPGA ;可 以增加后綴說明電源使用對(duì)象; ? ? ? 時(shí)鐘網(wǎng)絡(luò)命名規(guī)則:時(shí)鐘網(wǎng)絡(luò)命名以 CLK 開頭,后接頻率,可以增加使 用對(duì)象說明,舉例 CLK_50M_CPU; ? ? ? 總線網(wǎng)絡(luò)命名規(guī)則:總線類型開頭,后接使用對(duì)象或者總線方向,舉例 SGMII_CPU_PHY 、JTAG_TDI_CPU 、PCIE_CPU_FPGA、
cadence原理圖設(shè)計(jì)知識(shí)來自于造價(jià)通云知平臺(tái)上百萬用戶的經(jīng)驗(yàn)與心得交流。 注冊(cè)登錄 造價(jià)通即可以了解到相關(guān)cadence原理圖設(shè)計(jì)最新的精華知識(shí)、熱門知識(shí)、相關(guān)問答、行業(yè)資訊及精品資料下載。同時(shí),造價(jià)通還為您提供材價(jià)查詢、測算、詢價(jià)、云造價(jià)等建設(shè)行業(yè)領(lǐng)域優(yōu)質(zhì)服務(wù)。手機(jī)版訪問:cadence原理圖設(shè)計(jì)