造價(jià)通
更新時(shí)間：2025.05.03
基于納米工藝的數(shù)字集成電路電源版圖設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">573KB

頁(yè)數(shù)： 4頁(yè)

在納米工藝的數(shù)字集成電路電源版圖設(shè)計(jì)中，根據(jù)芯片布局合理進(jìn)行電源布局、電源個(gè)數(shù)以及電源布線等方面設(shè)計(jì)，確保每一個(gè)電壓域都有完整的電源網(wǎng)絡(luò)。在電源分析時(shí)從電壓降、功耗及電遷移評(píng)估分析，使設(shè)計(jì)好的電源網(wǎng)絡(luò)符合電源預(yù)算規(guī)劃。在可靠性設(shè)計(jì)時(shí)采取布線優(yōu)化、添加去耦電容、優(yōu)化封裝設(shè)計(jì)等方法，提高電源抗干擾能力，從而降低電壓降、提高電源的完整性和可靠性。

CMOS集成電路中電源和地之間的ESD保護(hù)電路設(shè)計(jì)

格式：pdf

大?。?span class="single-tag-height">266KB

頁(yè)數(shù)： 4頁(yè)

討論了3種常用的CMOS集成電路電源和地之間的ESD保護(hù)電路,分別介紹了它們的電路結(jié)構(gòu)以及設(shè)計(jì)考慮,并用Hspice對(duì)其中利用晶體管延時(shí)的電源和地的保護(hù)電路在ESD脈沖和正常工作兩種情況下的工作進(jìn)行了模擬驗(yàn)證。結(jié)論證明:在ESD脈沖下,該保護(hù)電路的導(dǎo)通時(shí)間為380ns;在正常工作時(shí),該保護(hù)電路不會(huì)導(dǎo)通,因此這種利用晶體管延時(shí)的保護(hù)電路完全可以作為CMOS集成電路電源和地之間的ESD保護(hù)電路。

熱門知識(shí)

三端電源集成電路

精華知識(shí)

三端電源集成電路

最新知識(shí)

三端電源集成電路
點(diǎn)擊加載更多>>

相關(guān)問(wèn)答

三端電源集成電路
點(diǎn)擊加載更多>>
專題概述
三端電源集成電路相關(guān)專題

分類檢索：